yupdduk.co.kr [재료Engineering, 연구설계] 유기물 절연체를 이용한 고성능 플렉시블 박막 transistor(트랜지스터) > yupdduk8 | yupdduk.co.kr report

[재료Engineering, 연구설계] 유기물 절연체를 이용한 고성능 플렉시블 박막 transistor(트랜지스터) > yupdduk8

본문 바로가기

yupdduk8


[[ 이 포스팅은 제휴마케팅이 포함된 광고로 커미션을 지급 받습니다. ]


[재료Engineering, 연구설계] 유기물 절연체를 이용한 고성능 플렉시블 박막 transistor(트랜지스터)

페이지 정보

작성일 23-03-12 00:35

본문




Download : 플렉시블.hwp




分析 결과 threshold voltage VT = 0.96V, 이동도 = 370.83cm2/V⋅s, ON/OFF ratio = 5×103, subthreshold slope(SS) = 372mV/decade의 값을 얻었다.신소재 연구설계는 과목에서 졸업논문으로 쓴것 입니다. 이러한 플렉시블 소자의 구현을 위해 유기물이 많이 사용되고 있으나 소자 성능의 저하로 많은 한계점을 드러내고 있다 그래서 최근에는 플라스틱 기판 위에 single-crystal wafer를 선택적으로 에칭하여 획득한 wires, ribbons, bars 등의 형태의 고품질 무기 반도체를 이용하여 .wafer-based circuit 수준에 근접하는 성능을 지닌 플렉시블 소자를 만들어 내고 있다 그래서 이번 實驗(실험)에서 고품질 무기 반도체와 유기절연체 물질인 PVP(Poly Vinyl Phenol)를 이용하여 좀 더 플렉시블하면서 고성능의 TFT를 만들어 보았다. 그 결과 이동도가 이렇게 제조된 소자의 I-V curve를 측정하여 소자의 property(특성)을 分析한다. 그리고 홀을 통한 HF 용액을 이용해 SiO2층을 제거하여 보관하였다.
2) Nano Transfer Printing


순서
중점을 두고 experiment(실험)을 하였습니다.


Abstracts
설명


4. 결과 및 고찰

3. 實驗(실험)방법

Download : 플렉시블.hwp( 72 )





3) Decal Tranfer Lithography (DTL)





2. 이 론
TFT, ITO, PDMS, PVP, SOI, 플렉시블, Flexible, 유기물


차세대 플렉시블 디스플레이에 관한 내용입니다. 유기물 대신 얇은 Si 를 이용하고 절연체를 유기물로 하여 전기적 성능을 증가시키는데 중점을 두고 실험을 하였습니다.

디스플레이장치는 기존의 무겁고 휴대하기 불편한 독립적인 형태에서 점차 각종 기기와의 컨버전스화를 통해 소형화, 경량화, 저전력화, 저가격화가 진행되고 있는 추세에 있다 이러한 變化(변화)는 평판 디스플레이로 變化(변화) 되었으며, 그리고 현재는 플렉시블 디스플레이로 발전되었다. 이를 통해 플렉시블한 property(특성)과 전기적 property(특성)을 동시에 만족하는 소자를 만들 수 있었다.


[재료Engineering, 연구설계] 유기물 절연체를 이용한 고성능 플렉시블 박막 transistor(트랜지스터)
먼저 p-type 도핑된 SOI(silicon on insulator) 웨이퍼에 홀 패턴을 형성하고 에칭을 통해 홀을 형성하였다.
1) PDMS (Polydimethylsiloxane)
4) ITO (Indium Tin Oxide)
레포트 > 공학,기술계열

5. 결 론



플렉시블-9077_01.gif 플렉시블-9077_02_.gif 플렉시블-9077_03_.gif 플렉시블-9077_04_.gif 플렉시블-9077_05_.gif
1. 서 론
Abstracts
유기물 대신 얇은 Si 를 이용하고 절연체를 유기물로 하여 전기적 성능을 증가시키는데
다. 그리고 10wt% PVP(Polyvinylphenol) 절연체를 제조하기 위해 용매 PGMEA(Propylene Glycol Methyl Ether Acetate) 6.834g과 PVP 0.76g을 가교제와 함께 넣고 stirring 하였다. 차세대 플렉시블 디스플레이에 관한 내용입니다. 이렇게 제조된 PVP를 두께 130nm로 스핀 코팅하고 SOI wafer에서 고농도의 phosporus로 도핑된 Si 부분을 PDMS 러버를 이용하여 PVP를 스핀 코팅한 ITO 위에 옮겼다.
신소재 연구설계는 과목에서 졸업논문으로 쓴것 입니다. 그리고 마지막으로 Lift-off 공정을 이용하여 실리콘의 소스, 드레인 부분에 크롬 3nm, 금 100nm의 두께로 전극을 형성하였다.
Total 17,078건 803 페이지

검색

REPORT 11(sv76)



해당자료의 저작권은 각 업로더에게 있습니다.

yupdduk.co.kr 은 통신판매중개자이며 통신판매의 당사자가 아닙니다.
따라서 상품·거래정보 및 거래에 대하여 책임을 지지 않습니다.
[[ 이 포스팅은 제휴마케팅이 포함된 광고로 커미션을 지급 받습니다 ]]

[저작권이나 명예훼손 또는 권리를 침해했다면 이메일 admin@hong.kr 로 연락주시면 확인후 바로 처리해 드리겠습니다.]
If you have violated copyright, defamation, of rights, please contact us by email at [ admin@hong.kr ] and we will take care of it immediately after confirmation.
Copyright © yupdduk.co.kr All rights reserved.